＜集積回路＞
Integrated Circuit(IC)すなわち集積回路 のうち、半導体素材への不純物添加で結晶を生成しつつ、それらを配線することで新たな素子として編み上げていくタイプを、とくに「モノリシック(mono-lithic)型のICと称す。
いわゆる集積回路のほとんどはモノリシックタイプとして生成されたものである。
なお、トランジスタや抵抗器などの個別のディスクリート（単体）素子を絶縁素材の基板上に実装ののちに配線するICは、「ハイブリッド」型と定義される。
＜ICを素子の「集積度」で分類＞
SSI (Small Scale Integrator) : 素子数100に満たぬもの、例えば論理ゲートなど
MSI (Medium Scale Integrator) : 素子数100～1000程度、例えばレジスタ、カウンタなど
LSI (Large Scale Integrator) : 素子数1000～10万、例えばマイクロプロセッサ、メモリなど
VLSI (Very Large Scale Integrator) : 素子数10万以上、例えば大型コンピュータなどの大容量メモリや論理素子など
なお、これらICは気密性と強度を保つため、立体構造から成るパッケージ／キャリアに収納されている。
たとえば、CAN型、SIP(Single Inline)型、DIP(Dual Inline)型、LCC(Leadless Chip Carrier)型、など。
＜LSIを「機能/用途別」に分類＞
MPU (Micro Processor Unit マイクロプロセッサ)
ASIC (Application Specific Integrated Circuit)
このうち、MPUとしては；
CPU (Central Processing Unit) : 中央演算処理装置
MCU (Micro Controller Unit）: いわゆるワンチップ型マイコン
また、ASICはアプリ用途に応じて複数の回路と機能をまとめて組み上げたICで、更に以下に分類できる；
USIC (User Specific Integrated Circuit) : 特定ユーザ用途向けの限定型であり、ひとたびデバイスを成した後は機能変更が出来ない
ASSP (Application Specific Standard Product) : 特定のアプリ対応型であり、ひとたびデバイスを成した後は機能変更が出来ない
UPIC (User Programmable Integrated Circuit) : デバイスとしてユーザに提供後に、ユーザ自身がハードウェア記述言語(HDL)で回路設計や書き換えが可能
さらに、UPICは機能／論理ベースでのブロック化とそれら配線による制御構造から FPGA (Field Programmable Gate Array) とCPLD (Complex Programmable Logic Device) に大別できる。
また、特定のMCU、ASIC、メモリなどを特定の演算処理装置としてシステム化し、これをとくにシステムLSI あるいはSOC(System on A Chip) と称する場合もある。
===================
＜論理素子・CMOS＞
シリコンによる集積回路の代表的な基本素子は、p型とn型のチャネル（電流）を起こすMOSFETトランジスタ同士を組み合わせたものであるが、これを論理素子として捉えるならば、pチャネルとnチャネルを相補的に成すCMOS(Complimentary MOS)素子と定義することが出来る。
かつ、これは論理上の'NOT'ゲートを成すので、その意味からCMOS「インバータ」とも称される。
ごく簡略すると ─ たとえば、p型チャネルを起こすMOSFETの電極部をn型チャネルのMOSFETのそれよりもあらかじめ3-15Vほど電位高く設定しておき、その上で、入力電圧と出力電圧を相補的にどちらかの電圧に切り替えることで、チャネルの向きがどちらかに換わる。
この切り替え操作にて、たとえば入力電圧がn型MOSFETの電極と等しい場合をデジタル信号の'0'状態と見做しつつ、出力電圧をp型MOSFETのそれと等しい場合にデジタルの'1'と見做す、など。
IT関連製品におけるモノリシックな論理回路は、バイポーラトランジスタと抵抗によるものもあるが、現在多くはCMOS（インバータ）によるものである。
その理由は、p型とn型のMOSFETのうち常にいずれかにしか電圧がかからない（電流が流れない）構造であり素子あたりの消費電力が少なくて済むため。
CMOS（インバータ）は、MOSFET自体の微細化とも相まって起用メリットがいよいよ向上、現在はパソコンレベルはむろんスパコンなどにおけるVLSIにも積極的に採用されている。
=====================
＜メモリ(記憶素子）＞
半導体の組み合わせによるメモリ素子には多くの場合FETトランジスタが起用され、これにコンデンサ（とくにキャパシタという）が対応した素子構造を成している。
※ このあたりまでくると、なぜ大学入試などの物理でコンデンサをからめた回路がアホみたいにたくさん出題されるかも、なんとなく察せられるのではなかろうか。
常に電流を動的に必要とする揮発性のメモリ素子と、電流が無くともデータを保存可能な不揮発性のメモリ素子がある。
揮発性のメモリ素子としては、常にリフレッシュ(再充電)が必要なDRAM(Dynamic Random Access Memory) と、 リフレッシュは不要のSRAM(Static Random Access Memory) がある。
一方で、不揮発性のメモリ素子としては以下が挙げられる；
マスクROM(Read Only Memory) : データ書き換え一切不可能
EPROM(Erasable Programmable Read Only Memory) : 素子を成すFETに書き込みが可能、かつ紫外線照射でデータ消去が出来る
EEPROM（Electrically Erasable Programmable Read Only Memory) : これも素子を成すFETに書き込みが可能、かつ、こちらは電気によってデータ消去が出来る
EPROMよりもEEPROMの方が書き換え消去の回数が多いため汎用化されている。
他にも、DRAM構造に強誘電体を起用して残存極性電圧でデータ保存可能なFeRAM や、磁性体を素子に用いて磁気抵抗（磁界の向き制御)でデータ保存可能なMRAMなどがある。
・DRAMは揮発性メモリではあるものの、この構造／動作を理解すれば、メモリ素子のデータ読み込み、データ書き込み、電荷について総括的に分かる。
DRAMは、FETトランジスタ1個に応じたコンデンサ（キャパシタという）1個をもって１つの「メモリーセル」を成し、それぞれのメモリーセルがキャパシタに電荷を蓄えてデータを記憶する。
メモリーセルを構造分類すれば、FETトランジスタの上部位置にキャパシタをおくいわゆるスタック型と、シリコン基板に溝を掘ってキャパシタを埋め込むトレンチ型がある。
また、メモリーセルを2次元でみれば、縦横２つの導線つまりビット線とワード線によって膨大な数が連結されており、ビット線がそれぞれのメモリーセルへの電圧を制御。
それぞれのメモリーセルにて、通常はFETトランジスタは電圧オフ状態で、データ書き込みおよび読み出しのさいにオン状態となる、かつ、キャパシタがFET電極間に電圧をかけて静電誘導をおこし ─ ざっとこのプロセスで電極に電荷キャリアを貯める。
ただし、秒ごとに何度かのリフレッシュ（再充電）を動的に繰り返す。
このメモリーセルの１つずつが、論理上は1ビットあたりの'1'あるいは'0'を記憶することになる。
DRAMでは電流漏れがどうしても発生するので、リフレッシュの継続が必要となる、が、同じ揮発性メモリでもSRAMはメモリーセルが複数のFETトランジスタで構成されており、電流漏れがほとんど無い。
よって、SRAMはDRAMと比べて集積度こそ劣るものの、リフレッシュ動作が不要であるため低消費電力を実現、だからバッテリー駆動でのメモリ素子（たとえば携帯電話などのデバイス）に多く採用されている。
以上
（次回は、マイクロ波集積タイプ、イメージセンサ、発光系デバイス、レーザ、などなど。気が向いたら）